Docket No.: 61282-032 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Sachio OGAWA

Serial No.: : Group Art Unit:

Filed: July 18, 2003 : Examiner:

For: MULTICHIP MODULE AND TESTING METHOD THEREOF

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. P.2002-246945, filed August 27, 2002

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:mcw Facsimile: (202) 756-8087

Date: July 18, 2003

日 国 **JAPAN** PATENT OFFICE

S. OGAWA July 18, 2003.

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月27日

出願番

Application Number:

特願2002-246945

[ST.10/C]:

[JP2002-246945]

出 Applicant(s):

松下電器産業株式会社

2003年 1月31日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-246945

【書類名】 特許願

【整理番号】 5037940052

【提出日】 平成14年 8月27日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 25/04

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 小川 幸生

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100105647

【弁理士】

【氏名又は名称】 小栗 昌平

【電話番号】 03-5561-3990

【選任した代理人】

【識別番号】 100105474

【弁理士】

【氏名又は名称】 本多 弘徳

【電話番号】 03-5561-3990

【選任した代理人】

【識別番号】 100108589

【弁理士】

【氏名又は名称】 市川 利光

【電話番号】 03-5561-3990

【選任した代理人】

【識別番号】 100115107

【弁理士】

【氏名又は名称】 高松 猛

【電話番号】 03-5561-3990

【選任した代理人】

【識別番号】 100090343

【弁理士】

【氏名又は名称】 栗宇 百合子

【電話番号】 03-5561-3990

【手数料の表示】

【予納台帳番号】 092740

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0002926

【プルーフの要否】 要



【発明の名称】 マルチチップモジュールおよびそのテスト方法

【特許請求の範囲】

【請求項1】 各入出力セルがマルチチップモジュールの外部端子にそれぞれ接続される複数の半導体チップと、

前記入出力セルの状態を任意に設定するテスト手段と、

を備えたことを特徴とするマルチチップモジュール。

【請求項2】 前記テスト手段は、前記外部端子を共有する全ての入出力セルの状態を制御することを特徴とする請求項1記載のマルチチップモジュール。

【請求項3】 前記テスト手段は、前記半導体チップの全ての入出力セルの 状態を制御することを特徴とする請求項1記載のマルチチップモジュール。

【請求項4】 前記テスト手段は、

シフトレジスタ状に接続された第1段目のフリップフロップ群と、

前記第1段目のフリップフロップ群の出力を入力とする第2段目のフリップフロップ群と、

非テストモード時には通常の信号を選択し、テストモード時には前記第2段目のフリップフロップ群の出力を選択し、前記入出力セルに対して入出力制御信号を与えるセレクタと、

を備えることを特徴とする請求項1から3のいずれか一項記載のマルチチップモジュール。

【請求項5】 各入出力セルがマルチチップモジュールの外部端子にそれぞれ接続されるバウンダリスキャン設計された複数の半導体チップと、

前記入出力セルの状態を任意に設定する前記半導体チップに搭載されたバウン ダリスキャン手段と、

を備えたことを特徴とするマルチチップモジュール。

【請求項6】 請求項1から5のいずれか一項記載のマルチチップモジュールに対してバーンインテストを行うマルチチップモジュールのテスト方法において、

複数の半導体チップに共有されない外部端子に接続された入出力セルに対して

入出力制御信号をトグルさせ、複数の半導体チップに共有される外部端子に接続 された入出力セルに対して各半導体チップの入出力セルの状態を排他的に制御し ながら入出力制御信号をトグルさせることを特徴とするマルチチップモジュール のテスト方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、複数の半導体チップを搭載するマルチチップモジュールおよびその テスト方法に関する。

[0002]

【従来の技術】

電子機器の多機能化が進み、複数のプロセッサ等を相互接続して構成したシステムが常用されるようになってきている。このようなシステムを実装する方式として、プロセッサ等の複数の半導体チップを1つのパッケージに搭載するマルチチップモジュールがコンパクトな実装として注目されている。

[0003]

このようなマルチチップモジュールにおいては、搭載された半導体チップのテストの実施方法が技術的な課題となる。従来、マルチチップモジュールに搭載された半導体チップのテストを容易にする回路として、特開平5-13662号公報に記載されているものがある。

[0004]

図7は、上記従来のマルチチップモジュールのテスト回路の構成を示すブロック図である。図7において、マルチチップモジュール701にはプロセッサ等の半導体チップ702、703が搭載され、半導体チップ702の出力端子と半導体チップ703の入力端子はスイッチング用チップ704を介して接続されている。

[0005]

スイッチング用チップ704は、半導体チップ703の入力端子への接続先として、半導体チップ702の出力端子または外部端子705を選択することによ

り、パッケージ内の各半導体チップ702および703のテストをそれぞれ独立 に行うとしている。

[0006]

【発明が解決しようとする課題】

しかしながら、この方法ではスイッチング用チップを挿入するために、マルチチップモジュールの設計工数が増え、マルチチップモジュールの面積が増大し、さらに積層型の場合はスイッチング用チップの挿入自体が困難であるという問題があった。

[0007]

また、スイッチング用チップを挿入しない場合は、マルチチップモジュールの テスト設計において、DCテスト、バーンインテスト、スキャンテスト、ファン クションテストなどの際に、共有される外部端子に関して、搭載される半導体チップの状態を考慮してバス衝突を避ける必要があり、設計が困難であるという問 題があった。

[0008]

さらに、マルチチップモジュールに搭載される半導体チップの組み合わせは複数存在することもあり、その都度の設計変更や追加も困難であるという問題があった。

[0009]

本発明は、このような点に鑑みてなされたものであり、マルチチップモジュールのテスト設計を容易にするマルチチップモジュールおよびそのテスト方法を提供することを目的とする。

[0010]

【課題を解決するための手段】

この課題を解決するために、請求項1に係るマルチチップモジュールは、各入 出力セルがマルチチップモジュールの外部端子にそれぞれ接続される複数の半導 体チップと、前記入出力セルの状態を任意に設定するテスト手段と、を備える。

[0011]

上記構成によれば、マルチチップモジュールのテストをする際にテスト用半導

体チップの追加する必要が無く、外部端子を共有する入出力セルの状態を制御するだけで外部端子から容易に半導体チップの結合テストや信号のモニタを行うことができる。

[0012]

請求項2に係るマルチチップモジュールは、請求項1記載のマルチチップモジュールにおいて、前記テスト手段は、前記外部端子を共有する全ての入出力セルの状態を制御する。

[0013]

上記構成によれば、外部端子を共有する全ての入出力セルの状態を制御することができるため、外部端子を共有する入出力セルの状態を制御するだけで外部端子から容易に各半導体チップのアイソレーションテスト(ファンクションテスト、DCテスト、スキャンテスト)、複数の半導体チップの結合テスト、バーンインテストを行うことができ、また、半導体チップ単体のテストパターンのヘッダに共有される外部端子の入出力制御を追加するだけでテストパターンを流用することができる。

[0014]

請求項3に係るマルチチップモジュールは、請求項1記載のマルチチップモジュールにおいて、前記テスト手段は、前記半導体チップの全ての入出力セルの状態を制御する。

[0015]

上記構成によれば、半導体チップの全ての入出力セルの状態を制御することができるため、半導体チップの組み合わせに依存しないマルチチップモジュールのテストを行うことができる。

[0016]

請求項4に係るマルチチップモジュールは、請求項1から3のいずれか一項記載のマルチチップモジュールにおいて、前記テスト手段は、シフトレジスタ状に接続された第1段目のフリップフロップ群と、前記第1段目のフリップフロップ群の出力を入力とする第2段目のフリップフロップ群と、非テストモード時には通常の信号を選択し、テストモード時には前記第2段目のフリップフロップ群の

出力を選択し、前記入出力セルに対して入出力制御信号を与えるセレクタと、 を備える。

[0017]

上記構成によれば、入出力セルの制御を行うマルチチップモジュール用テスト 回路を容易に実現することができる。

[0018]

請求項5に係るマルチチップモジュールは、各入出力セルがマルチチップモジュールの外部端子にそれぞれ接続されるバウンダリスキャン設計された複数の半導体チップと、前記入出力セルの状態を任意に設定する前記半導体チップに搭載されたバウンダリスキャン手段と、を備える。

[0019]

上記構成によれば、半導体チップにおいて一般的な設計であるバウンダリスキャン設計をするだけで、容易にマルチチップモジュールのテスト設計をすることができる。また、マルチチップモジュールのテストをする際に、共有される外部端子におけるバス衝突を避けるように制御するだけで、容易に各半導体チップのアイソレーションテスト(ファンクションテスト、DCテスト、スキャンテスト)とバーンインテストを行うことができ、半導体チップ単体のテストパターンのヘッダに共有される外部端子の入出力制御を追加するだけでテストパターンを流用することができる。

[0020]

請求項6に係るマルチチップモジュールのテスト方法は、請求項1から5のいずれか一項記載のマルチチップモジュールに対してバーンインテストを行うマルチチップモジュールのテスト方法において、複数の半導体チップに共有されない外部端子に接続された入出力セルに対して入出力制御信号をトグルさせ、複数の半導体チップに共有される外部端子に接続された入出力セルに対して各半導体チップの入出力セルの状態を排他的に制御しながら入出力制御信号をトグルさせる

[0021]

上記構成によれば、各半導体チップの内部回路をランダムに動作させても共有

される外部端子のバス衝突を起こさずに、ストレスの与え難い入出力セルに容易 に適切なストレスを与えることができるため、全ての半導体チップに同時にスト レスを与えることでテスト時間を短縮することができる。

[0022]

【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

(実施の形態1)

図1は、本発明の実施の形態1に係るマルチチップモジュールの構成を示す図である。図1において、101はマルチチップモジュール、102、103は半導体チップ、104、105はマルチチップモジュール用テスト回路、106、107は入出力セル、108は外部端子である。

[0023]

マルチチップモジュール101は、半導体チップ102、103を搭載し、半 導体チップ102、103はそれぞれマルチチップモジュール用テスト回路10 4、105を内蔵し、半導体チップ102、103それぞれの入出力セル106 、107は外部端子108を共有するように接続され、入出力セル106、10 7の入出力制御入力にはマルチチップモジュール用テスト回路104、105か らの入出力制御信号が接続されている。

[0024]

上記構成を有するマルチチップモジュールのテスト動作について説明する。マルチチップモジュール用テスト回路104、105は、入出力制御信号により、入出力セルの状態を、入力制御、出力制御、ハイインピーダンスのうちの任意の状態に設定することができる。

[0025]

半導体チップ102のアイソレーションテスト時には、マルチチップモジュール用テスト回路105により入出力セル107をハイインピーダンスに制御することにより、入出力セル106とのバス衝突を回避し、外部端子108でテスト入力もしくはテストモニタを行う。

[0026]

半導体チップ103のアイソレーションテスト時には、マルチチップモジュール用テスト回路104により入出力セル106をハイインピーダンスに制御することにより、入出力セル107とのバス衝突を回避し、外部端子108でテスト入力もしくはテストモニタを行う。

[0027]

半導体チップ102と103の結合テスト時には、入出力セル107を入力制御し入出力セル106を出力制御するか、あるいは、入出力セル107を出力制御し入出力セル106を入力制御することにより、両者を結合してテストを行う

[0028]

図5は、マルチチップモジュール用テスト回路の構成を示す回路図である。図5において、501、502は入出力セルであり、516、517、518、519は、入出力セル501、502の出力制御信号と入力制御信号として、通常信号503、504、505、506もしくはフリップフロップ512、513、514、515の出力を選択するセレクタで、テストモード信号507により入力を切り替える。

[0029]

フリップフロップ512、513、514、515は入出力セルの状態を確定するフリップフロップであり、全てのフリップフロップのクロックには同一系のロードクロック521が接続されている。また、508、509、510、511はシリアルに接続されているフリップフロップであり、同一系のシフトクロック520が接続されている。

[0030]

上記構成を有するマルチチップモジュール用テスト回路の動作について説明する。通常動作を行う場合は、テストモード信号507によりセレクタ516、517、518、519において通常信号503、504、505、506が選択されるように固定する。

[0031]

テストモードにおいて入出力セルを任意の状態に固定する場合は、まず、シフ

トクロック520により初段のフリップフロップ508、509、510、51 1に設定したい値を保持する。次に、ロードクロック521により次段のフリップフロップ512、513、514、515にデータを保持し、最後に、テストモード信号507でセレクタ516、517、518、519においてフリップフロップ側の出力を選択する。その後、状態を変えたいときは、以上の過程を繰り返すことで入出力セル501、502の状態を任意に設定することができる。

[0032]

このように、マルチチップモジュールのテスト回路は簡単な回路で容易に実現することができる。なお、図5のマルチチップモジュールのテスト回路において、508、509、510、511、512、513、514、515はフリップフロップで構成されたが、ラッチ回路でもよい。

[0033]

図6は、マルチチップモジュールのバーンインテスト方法を説明する図である。ここでは、マルチチップモジュールの1つの外部端子にn個の入出力セルが接続されている場合を想定しており、601は第1の工程で、602は第2の工程、603は第nの工程である。

[0034]

第1の工程601では、n個共有している第1の入出力セルのみを出力制御とし、残りの入出力セルは入力制御として内部回路をトグルさせる。第2の工程602では、n個共有している第2の入出力セルのみを出力制御とし、残りの入出力セルは入力制御として内部回路をトグルさせる。第nの工程603では、n個共有している第nの入出力セルのみを出力制御とし、残りの入出力セルは入力制御として内部回路をトグルさせる。それ以外の共有していない外部端子もランダムに動作させる。

[0035]

このようなバーンインテスト方法によれば、共有する外部端子でバス衝突を起こすことなく、このような制御を行わない場合にはストレスを与えるのが困難な 入出力セルに対して、容易に適切なストレスを与えることができ、全半導体チップに同時にストレスを与えることでテスト時間を短縮することができる。 [0036]

このように、本実施の形態のマルチチップモジュールによれば、マルチチップモジュール用テスト回路を備えて入出力セルの状態を制御することにより、テスト困難なマルチチップモジュールの共有外部端子を介したテストを容易に実施することができる。

[0037]

(実施の形態2)

図2は、本発明の実施の形態2に係るマルチチップモジュールの構成を示す図である。図2において、201はマルチチップモジュール、202、203は半導体チップ、204、205はバウンダリスキャン回路、206、207、208、209は入出力セル、210、211、212、213は外部端子である。

[0038]

マルチチップモジュール201は、半導体チップ202、203を搭載し、半導体チップ202、203はそれぞれバウンダリスキャン回路204、205を内蔵し、半導体チップ202、203それぞれの入出力セル206、208は外部端子210を共有するように接続され、それぞれの入出力セル207、209は外部端子211を共有するように接続され、入出力セル206~209の入出力制御入力にはバウンダリスキャン回路204、205からの入出力制御信号が接続されている。また、外部端子212、213はテスト端子として専用に割り当てられている。

[0039]

上記構成を有するマルチチップモジュールのテスト動作につい説明する。半導体チップ202のアイソレーションテスト時には、バウンダリスキャン回路205を外部端子213から制御して入出力セル208、209をハイインピーダンスに制御することにより、入出力セル206、207とのバス衝突を回避し、外部端子210、211でテスト入力もしくはテストモニタを行う。

[0040]

半導体チップ203のアイソレーションテスト時には、バウンダリスキャン回路204を外部端子212から制御して入出力セル206、207をハイインピ

ーダンスに制御することにより、入出力セル208、209とのバス衝突を回避 し、外部端子210、211でテスト入力もしくはテストモニタを行う。

[0041]

このように、本実施の形態のマルチチップモジュールによれば、マルチチップ モジュールのテスト設計をする際は、半導体チップにおいて一般的な設計である バウンダリスキャン設計をするだけでよいため、テスト設計が容易である。

[0042]

また、マルチチップモジュールのテストをする際は、容易に各半導体チップの アイソレーションテスト(ファンクションテスト、DCテスト、スキャンテスト)を行うことができ、半導体チップ単体のテストパターンのヘッダに複数の半導 体チップが共有する外部端子の入出力制御を追加するだけでテストパターンを流 用することができる。

[0043]

(実施の形態3)

図3は、本発明の実施の形態3に係るマルチチップモジュールの構成を示す図である。図3において、301はマルチチップモジュール、302、303は半導体チップ、304、305はマルチチップモジュール用テスト回路、306、307、308、309は入出力セル、310、311は外部端子である。

[0044]

マルチチップモジュール301は、半導体チップ302、303を搭載し、半 導体チップ302、303はそれぞれマルチチップモジュール用テスト回路30 4、305を内蔵し、半導体チップ302、303それぞれの入出力セル306、308は外部端子310を共有するように接続され、それぞれの入出力セル307、309は外部端子311を共有するように接続され、入出力セル306、307の入出力制御入力にはマルチチップモジュール用テスト回路304からの入出力制御信号が接続され、入出力セル308、309の入出力制御入力にはマルチチップモジュール用テスト回路305からの入出力制御信号が接続されている。ここで、入出力セル306、307、308、309は外部端子を共有する全ての入出力セルである。 [0045]

上記構成を有するマルチチップモジュールのテスト動作について説明する。マルチチップモジュール用テスト回路304、305は、入出力制御信号により、入出力セルの状態を、入力制御、出力制御、ハイインピーダンスのうちの任意の状態に設定することができる。

[0046]

半導体チップ302のアイソレーションテスト時には、マルチチップモジュール用テスト回路305により入出力セル308、309をハイインピーダンスに制御することにより、入出力セル306、307とのバス衝突を回避し、外部端子310、311でテスト入力もしくはテストモニタを行う。

[0047]

半導体チップ303のアイソレーションテスト時には、マルチチップモジュール用テスト回路304により入出力セル306、307をハイインピーダンスに制御することにより、入出力セル308、309とのバス衝突を回避し、外部端子310、311でテスト入力もしくはテストモニタを行う。

[0048]

半導体チップ302と303の結合テスト時には、入出力セル306を入力制御し入出力セル308を出力制御するか、あるいは、入出力セル306を出力制御し入出力セル308を入力制御し、また、入出力セル307と入出力セル309についても同様に制御することにより、両者を結合してテストを行う。

[0049]

このように、本実施の形態のマルチチップモジュールによれば、マルチチップモジュールのテストをする際に、容易に各半導体チップのアイソレーションテスト(ファンクションテスト、DCテスト、スキャンテスト)と結合テストを行うことができ、半導体チップ単体のテストパターンのヘッダに複数の半導体チップが共有する外部端子の入出力制御を追加するだけでテストパターンを流用することができる。

[0050]

(実施の形態4)

図4は、本発明の実施の形態4に係るマルチチップモジュールの構成を示す図である。図4において、401はマルチチップモジュール、402、403は半導体チップ、404、405はマルチチップモジュール用テスト回路、406、407、408、409は入出力セル、410、411は外部端子である。

[0051]

マルチチップモジュール401は、半導体チップ402、403を搭載し、半 導体チップ402、403はそれぞれマルチチップモジュール用テスト回路40 4、405を内蔵し、半導体チップ402、403それぞれの入出力セル406 、408は外部端子410を共有するように接続され、それぞれの入出力セル4 07、409は外部端子411を共有するように接続されている。

[0052]

マルチチップモジュール用テスト回路404、405からの入出力制御信号は、それぞれ半導体チップ402、403の全ての入出力セルの入出力制御入力に接続され、任意の入出力セルの状態を、入力制御、出力制御、ハイインピーダンスのうちの任意の状態に設定することができる。

[0053]

上記構成を有するマルチチップモジュールのテスト動作について説明する。半 導体チップ402のアイソレーションテスト時には、マルチチップモジュール用 テスト回路405により入出力セル408、409をハイインピーダンスに制御 することにより、入出力セル406、407とのバス衝突を回避し、外部端子4 10、411でテスト入力もしくはテストモニタを行う。

[0054]

半導体チップ403のアイソレーションテスト時には、マルチチップモジュール用テスト回路404により入出力セル406、407をハイインピーダンスに制御することにより、入出力セル408、409とのバス衝突を回避し、外部端子410、411でテスト入力もしくはテストモニタを行う。

[0055]

半導体チップ402と403の結合テスト時には、入出力セル406を入力制御し入出力セル408を出力制御するか、あるいは、入出力セル406を出力制

御し入出力セル408を入力制御し、また、入出力セル407と入出力セル40 9についても同様に制御することにより、両者を結合してテストを行う。

[0056]

このように、本実施の形態のマルチチップモジュールによれば、マルチチップモジュールのテストをする際に、容易に各半導体チップのアイソレーションテスト(ファンクションテスト、DCテスト、スキャンテスト)と結合テストを行うことができ、半導体チップ単体のテストパターンのヘッダに複数の半導体チップが共有する外部端子の入出力制御を追加するだけでテストパターンを流用することができる。

[0057]

また、半導体チップの全ての入出力セルの状態をマルチチップモジュール用テスト回路から制御することができるため、半導体チップの組み合わせに依存しないマルチチップモジュールのテスト回路を実現することができる。

[0058]

【発明の効果】

以上説明したように、本発明によれば、半導体チップの入出力セルの状態を制御するテスト手段を備えることにより、マルチチップモジュールのテストをする際にテスト用半導体チップの追加する必要が無く、外部端子を共有する入出力セルの状態を制御するだけで外部端子から容易に半導体チップの結合テストや信号のモニタを行うことができ、テスト困難なマルチチップモジュールの共有外部端子を介したテストを容易に実施することができる

[0059]

さらに本発明によれば、外部端子を共有する入出力セルの状態を制御するだけで外部端子から容易に各半導体チップのアイソレーションテスト(ファンクションテスト、DCテスト、スキャンテスト)、複数の半導体チップの結合テスト、バーンインテストを行うことができ、また、半導体チップ単体のテストパターンのヘッダに共有される外部端子の入出力制御を追加するだけでテストパターンを流用することができる。

[0060]

さらに本発明によれば、半導体チップがバウンダリスキャン回路を内蔵しバウンダリスキャン設計されている場合は、半導体チップにおいて一般的な設計であるバウンダリスキャン設計をするだけで、容易にマルチチップモジュールのテスト設計をすることができる。

[0061]

さらに本発明によれば、マルチチップモジュールのバーンインテストにおいて、各半導体チップの内部回路をランダムに動作させても共有される外部端子のバス衝突を起こさずに、ストレスの与え難い入出力セルに容易に適切なストレスを与えることができ、全ての半導体チップに同時にストレスを与えることでテスト時間を短縮することができる。

【図面の簡単な説明】

【図1】

本発明の実施の形態1に係るマルチチップモジュールの構成を示す図。

【図2】

本発明の実施の形態2に係るマルチチップモジュールの構成を示す図。

【図3】

本発明の実施の形態3に係るマルチチップモジュールの構成を示す図。

【図4】

本発明の実施の形態4に係るマルチチップモジュールの構成を示す図。

【図5】

マルチチップモジュール用テスト回路の構成を示す回路図。

【図6】

マルチチップモジュールのバーンインテスト方法を説明する図。

【図7】

従来のマルチチップモジュールの構成を示すブロック図。

【符号の説明】

101、201、301、401 マルチチップモジュール

102、103、202、203、302、303、402、403 半導体チップ

104、105、304、305、404、405 マルチチップモジュール 用テスト回路

106, 107, 206, 207, 208, 209, 306, 307, 308, 309,

406、407、408、409 入出力セル

108、210、211、212、213、310、311、410、411 外部端子

204、205 バウンダリスキャン回路

501、502 入出力セル

503、504、505、506 通常信号

507 テストモード信号

508、509、510、511、512、513、514、515 フリップフロップ

516、517、518、519 セレクタ

520 シフトクロック

521 ロードクロック

601 第1の工程

602 第2の工程

603 第nの工程

701 マルチチップモジュール


702、703 半導体チップ

704 スイッチング用チップ


705 外部端子

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



【書類名】 要約書

【要約】

【課題】マルチチップモジュールのテスト設計を容易にする。

【解決手段】各入出力セル106、107がマルチチップモジュール101の外部端子108にそれぞれ接続される複数の半導体チップ102、103と、入出力セルの状態を任意に設定するマルチチップモジュール用テスト回路104、105と、を備える。

【選択図】 図1

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社